行业技术 industry-technology
您现在的位置:首页 > 行业技术 > 方案开发 > 如何解决多层PCB设计中的电磁干扰问题?

如何解决多层PCB设计中的电磁干扰问题?

发布时间:2019/07/11 方案开发 浏览次数:105

  就我们电路板上的IC而言,IC周围的电源层可以看作是一个很好的高频电容器。它可以收集分立电容器泄漏的能量,为清洁输出提供高频能量。此外,优良功率层的电感很小,因此由电感合成的瞬态信号也很小,从而降低了共模EMI。

  当然,从电源层到IC电源管脚的连接必须尽可能短,因为数字信号上升得越来越快,最好直接连接到IC电源管脚所在的焊盘,这将另行讨论。电子开发随着现代电子科技的快速发展,电子硬件得到了广泛的应用,越来越多有趣实用的电子产品出现在我们的生活当中,不断丰富了我们物质生活和精神生活。电子产品方案公司各种新型智能化硬件也越来越多地涌入到我们的生活当中,完善的专业电子产品方案设计出更出色的产品,必将成为新时代人们的心仪选择。
  为了控制共模EMI,使功率层易于解耦并具有足够低的电感,功率层必须是精心设计的功率层配对。有人可能会问,它有多好?问题的答案取决于电源的分层、层与层之间的材料以及工作频率(即IC上升时间的函数)。通常,如果功率层之间的距离为6英里,而中间层为FR4材料,则功率层每平方英寸的等效电容约为75pF。显然,层间距越小,电容越大。上升时间从100到300ps的器件不多,但按照目前集成电路的发展速度,上升时间在100-300ps之间的器件将占很大的比例。对于上升时间为100到300ps的电路,3mil层间距将不再适用于大多数应用程序。此时有必要采用层间距小于1mil的分层技术,用高介电常数材料代替FR4介质材料。目前,陶瓷和陶瓷塑料可以满足100~300ps上升时间电路的设计要求。虽然未来可能会使用新的材料和方法,但对于今天常见的1-3 ns上升时间电路、3-6百万层间距和FR4介质材料来说,它通常足以处理高次谐波和使瞬态信号足够低。也就是说,共模EMI可以降低很低。文中给出的PCB层叠设计实例假定层间距为3~6M。电磁屏蔽从信号路由的角度来看,一个好的分层策略应该是将所有的信号布线放在一个或多个层上,这些层与电源层或接地层相邻。2。电磁屏蔽从信号对齐的角度来看,一个好的分层策略应该是将所有的信号布线放在一个或多个层上,这些层与电源层或接地层相邻。对于电源,一个很好的分层策略应该是功率层与地面层相邻,且功率层与层之间的距离尽可能小,这就是我们所说的分层策略。

姓 名:
邮箱
留 言: