行业技术 industry-technology
您现在的位置:首页 > 行业技术 > PCB电路设计 > PCB设计中小间距QFN封装串扰的抑制方法

PCB设计中小间距QFN封装串扰的抑制方法

发布时间:2019/06/11 PCB电路设计 浏览次数:78

  差线宽/线距为8到10,从参考层步行距离为7英里,板为FR4。

  图3 PCB差分线间距和叠加
  从上面的设计可以看出,扇区内的差对差等于线距内的差。会增加不同对之间的串扰。图4显示了上述差分模式下的近端串扰和远端串扰的仿真结果。图中的D1-D6是差分端口。图4差分模式端口定义和串扰仿真结果
  从仿真结果可以看出,即使在短平行线的情况下,差分端口D1到D2的近端串扰在5 GHz时也超过-40dB。pcb设计公司内部电子元件的优化布局、金属连线和通孔的优化布局、电磁保护、热耗散等各种因素、优秀的版图设计可以节约生产成本,达到良好的电路性能和散热性能。电路板设计借助计算机辅助PCB设计、仿真很全,为设计做好了规定设计在不同阶段需要进行不同的各点设置,在布局阶段可以采用大格点进行器件布局。在15 GHz时,10 GHz达到-32dB,远程串扰达到-40dB。对于10Gbps及以上的应用,需要对串扰进行优化,以将串扰控制在-40dB以下。PCB设计中在小间距QFN封装中引入串扰的优化方案分析PCB设计中更直接的优化方法是使用紧耦合的差分布线来增加差分对之间的间距。减小了差分对之间的并行路由距离。图5是用于上述设计的使用紧耦合差分线的串扰优化的示例:图。5。紧密耦合的差分分布图图6是上述设计的差分模式。近端串扰和远端串扰的仿真结果:图。6。紧耦合差分端口的定义和串扰的仿真结果。从优化的仿真结果可以看出。通过使用紧耦合和增加差分对间距,可以在0~20g的频率范围内减小差分对之间的近端串扰。在5G-20G的频率范围内,远端串扰降低了1.7-5.9dB。
  除了开放差分对之间的距离和减小平行距离外,我们还可以调整差分线路路由层与参考平面之间的距离来抑制串扰。离参考层越近,越有利于抑制串扰。在紧耦合布线模式的基础上,我们将顶层与参考层的距离从7百万调整到4百万。

姓 名:
邮箱
留 言: